最近，TSMC在3纳米工艺的开发上取得了突破。采用3nm工艺的第二版N3B将于今年8月投产，采用3nm工艺的第三版N3E量产时间可能从原定的2023年下半年提前至2023年第二季度。TSMC总裁魏哲佳去年曾表示，N3制程节点仍采用FinFET晶体管的结构，推出后将成为业界最先进的PPA和晶体管技术，也将是TSMC又一个量产且持久的制程节点。
在3纳米工艺取得突破后，TSMC似乎对2纳米工艺更有信心。据TomsHardware称，TSMC总裁魏哲佳本周证实，N2工艺节点将按预期使用Gate-all-around。
fet(GAAFET)晶体管的制造工艺仍然依赖于现有的极紫外(EUV)光刻技术。预计TSMC将在2024年底前为高风险生产做准备，并在2025年底前进入量产。客户将在2026年收到第一批2纳米芯片。
魏哲佳认为，TSMC N2工艺节点的研发已经步入正轨，无论是晶体管结构还是工艺进度都达到了预期。
随着晶体管变得越来越小，TSMC采用新技术的速度也慢了下来。过去，大约每两年就会进入一个新的流程节点，但现在需要等待更长时间。N2进程节点的时间表一直不确定。TSMC证实了R & amp在2020年首次进行。根据以往的信息，配套晶圆厂的建设于2022年初开始，预计2023年年中完成建筑框架，2024年下半年安装生产设备。
